一、產(chǎn)品特點(diǎn)：

通信原理實(shí)驗(yàn)箱（新模塊化）以現(xiàn)代數(shù)字傳輸技術(shù)和軟件無(wú)線電技術(shù)為主要實(shí)驗(yàn)方向，強(qiáng)化了有關(guān)模擬信號(hào)的數(shù)字化、各類(lèi)數(shù)字信號(hào)的復(fù)接與解復(fù)接、信源及信道編解碼、信息的數(shù)字化調(diào)制與解調(diào)、模擬與數(shù)字鎖相等內(nèi)容。

為突出重點(diǎn)，集中利用有限的軟硬件資源，具體做法是進(jìn)一步強(qiáng)化了軟件無(wú)線電技術(shù)，通過(guò)FPGA與DSP的協(xié)同工作進(jìn)行雙向信號(hào)的編解碼處理、信息的數(shù)字化調(diào)制與解調(diào)處理，而舍棄了電話(huà)接口電路、電話(huà)交換模塊等非關(guān)鍵的技術(shù)內(nèi)容。

實(shí)驗(yàn)中必需的雙向信源則采用可任意改變信號(hào)頻率、信號(hào)幅度的內(nèi)置函數(shù)信號(hào)發(fā)生器以及數(shù)字碼型發(fā)生器代替，通過(guò)雙蹤示波器或誤碼檢測(cè)儀等設(shè)備觀察傳輸效果。
二、電路硬件平臺(tái)的基本組成：

通信原理實(shí)驗(yàn)箱（新模塊化）由函數(shù)信號(hào)源模塊、PCM/PAM模塊、復(fù)接/解復(fù)接模塊、線路編/解碼及鎖相環(huán)模塊、CVSD編/解碼模塊、FPGA與DSP初始化模塊、數(shù)字信號(hào)處理模塊、AD/DA與調(diào)制/解調(diào)模塊以及顯示控制模塊（人機(jī)界面）等9個(gè)基本功能模塊組成，學(xué)生通過(guò)自行連接信號(hào)線貫通各基本模塊，構(gòu)建完整的通信系統(tǒng)，檢驗(yàn)和調(diào)整各個(gè)關(guān)鍵點(diǎn)的信號(hào)，可大大加深對(duì)現(xiàn)代通信系統(tǒng)概念和結(jié)構(gòu)的理解。

在本系統(tǒng)中，包含兩套不對(duì)稱(chēng)的傳輸信道，這樣做的目的是為了盡可能多的涵蓋通信傳輸系統(tǒng)各方面的技術(shù)：

（1）主要體現(xiàn)無(wú)線信道傳輸技術(shù)的傳輸信道，信號(hào)流程為：模擬函數(shù)信號(hào)源→CVSD話(huà)音編碼（或誤碼儀的碼型信號(hào)發(fā)生器）→數(shù)字調(diào)制→信道→數(shù)字解調(diào)→CVSD話(huà)音譯碼→示波器顯示（或誤碼儀的誤碼檢測(cè)器）。

（2）主要體現(xiàn)有線信道傳輸技術(shù)的信號(hào)支路，信號(hào)流程為：模擬函數(shù)信號(hào)源→PCM話(huà)音編碼→信道復(fù)接→線路編碼（HDB3/CMI）→線路譯碼→信道解復(fù)接→PCM話(huà)音譯碼→示波器顯示。

函數(shù)信號(hào)源模塊輸出正弦波和方波，TPAO1S、TPAO2S分別為輸出端口，VS102調(diào)節(jié)方波輸出大小，調(diào)節(jié)范圍：0～5V。VS103調(diào)節(jié)正弦波輸出大小，調(diào)節(jié)范圍：0～5V；信號(hào)輸出有高低兩個(gè)頻段：JS01跳線插入、JS02跳線不插輸出高頻信號(hào)，輸出信號(hào)頻率范圍20KHz～350KHz；JS01跳線不插、JS02跳線插入，輸出低頻信號(hào)，輸出信號(hào)頻率范圍300Hz～2KHz。
三、主要包括的通信原理實(shí)驗(yàn)內(nèi)容：
1、PAM信源編/譯碼實(shí)驗(yàn)
2、PCM信源編/譯碼實(shí)驗(yàn)
3、ADPCM信源編/譯碼實(shí)驗(yàn)
4、幀成形與幀傳輸實(shí)驗(yàn)
5、CVSD信源編/譯碼實(shí)驗(yàn)
6、AMI/HDB3線路碼型變換原理實(shí)驗(yàn)
7、HDB3線路編碼通信系統(tǒng)綜合實(shí)驗(yàn)
8、CMI碼型變換原理實(shí)驗(yàn)
9、CMI線路編碼通信系統(tǒng)綜合實(shí)驗(yàn)
10、漢明糾錯(cuò)編/譯碼原理實(shí)驗(yàn)(選配)
11、AM-FM調(diào)制/解調(diào)原理實(shí)驗(yàn)
12、二進(jìn)頻移鍵控FSK傳輸系統(tǒng)調(diào)制、解調(diào)實(shí)驗(yàn)及系統(tǒng)性能測(cè)試         
13、二進(jìn)相移鍵控BPSK傳輸系統(tǒng)調(diào)制、解調(diào)實(shí)驗(yàn)及系統(tǒng)性能測(cè)試
14、差分二進(jìn)制相移鍵控傳輸DBPSK系統(tǒng)的調(diào)制、解調(diào)實(shí)驗(yàn)
15、四相相移鍵控QPSK傳輸系統(tǒng)的調(diào)制、解調(diào)實(shí)驗(yàn)
16、差分四相相移鍵控DQPSK傳輸系統(tǒng)的調(diào)制、解調(diào)實(shí)驗(yàn)
17、四相交錯(cuò)相移鍵控OQPSK傳輸系統(tǒng)的調(diào)制、解調(diào)實(shí)驗(yàn)
18、最小頻移鍵控MSK傳輸系統(tǒng)的調(diào)制、解調(diào)實(shí)驗(yàn)
19、高斯最小頻移鍵控傳輸GMSK系統(tǒng)的調(diào)制、解調(diào)實(shí)驗(yàn)
20、π/4差分四相相移鍵控π/4DQPSK傳輸系統(tǒng)調(diào)制、解調(diào)實(shí)驗(yàn)
21、模擬鎖相環(huán)載波同步實(shí)驗(yàn)
22、模擬鎖相環(huán)時(shí)鐘提取實(shí)驗(yàn)
23. 數(shù)字鎖相環(huán)位同步實(shí)驗(yàn)
24. 幀同步提取系統(tǒng)實(shí)驗(yàn)
25. RS422平衡數(shù)字傳輸接口實(shí)驗(yàn)
26. 通過(guò)FPGA或DSP的預(yù)留編程配置接口進(jìn)行二次開(kāi)發(fā)，內(nèi)容主要包括：
⑴ 顯示控制模塊CPU（89C51系列）鍵盤(pán)掃描程序編制實(shí)驗(yàn)
⑵ CPU驅(qū)動(dòng)液晶顯示器的應(yīng)用實(shí)驗(yàn)
⑶ 顯示控制模塊中用戶(hù)操作界面的編程實(shí)驗(yàn)
⑷ 通過(guò)JTAG接口對(duì)DSP編程進(jìn)行DSP信號(hào)處理實(shí)驗(yàn)
⑸ 通過(guò)JTAG接口對(duì)FPGA編程進(jìn)行DDS波形生成實(shí)驗(yàn)
⑹ 通過(guò)JTAG接口對(duì)FPGA編程實(shí)現(xiàn)幀成形實(shí)驗(yàn)
⑺ 通過(guò)JTAG接口對(duì)FPGA編程實(shí)現(xiàn)幀同步實(shí)驗(yàn)
⑻ 通過(guò)JTAG接口對(duì)FPGA、DSP進(jìn)行綜合編程實(shí)現(xiàn)AM（有能力還可延伸到QAM、CDMA等）調(diào)制/解調(diào)實(shí)驗(yàn)